2022년 2학기 전기 전자 종합 설계 주제 안내
Author
comsys
Date
2022-08-09 14:49
Views
535
컴퓨터 시스템 및 고신뢰성 SOC 연구실에서
2022년도 2학기 진행될 종합 설계 연구 테마 관련하여 안내 드립니다.
고속 DRAM 테스트를 위한 Test Pattern Generator (TPG) 회로 설계
- ATE 테스트 데이터를 통해 고속 테스트 패턴을 생성하는 회로 설계
- 메모리 생산 비용 절감을 위해 저속 ATE를 사용하여 고속 메모리를 테스트할 수 있도록
테스트 패턴 생성 속도를 증가시켜주는 회로가 필요
- 이를 위해 다양한 테스트 패턴을 전달할 수 있는 효율적인 instruction set 구성
- 이를 decoding 하여 고속의 테스트 패턴을 생성하는 회로 구현
그림. TPG block diagram
2022년도 2학기 진행될 종합 설계 연구 테마 관련하여 안내 드립니다.
고속 DRAM 테스트를 위한 Test Pattern Generator (TPG) 회로 설계
- ATE 테스트 데이터를 통해 고속 테스트 패턴을 생성하는 회로 설계
- 메모리 생산 비용 절감을 위해 저속 ATE를 사용하여 고속 메모리를 테스트할 수 있도록
테스트 패턴 생성 속도를 증가시켜주는 회로가 필요
- 이를 위해 다양한 테스트 패턴을 전달할 수 있는 효율적인 instruction set 구성
- 이를 decoding 하여 고속의 테스트 패턴을 생성하는 회로 구현
그림. TPG block diagram