119 |
"분할 스케줄링을 이용한 테스트 시간 감소 방법 및 장치"
|
118 |
"로직 비스트 캡쳐 전력 감소 회로 및 방법"
|
117 |
"저전력 테스트를 위한 스캔 상관관계 기반 스캔 클러스터 리오더링 방법 및 장치"
|
116 |
"관통 전극의 리페어 방법, 이를 수행하는 리페어 장치 및 이를 포함하는 반도체 장치"
|
115 |
"TSV 테스트 장치를 포함하는 반도체 장치 및 이의 동작 방법"
|
114 |
"BIRA CAM 구조를 재활용한 DRAM 기반 포스트 실리콘 디버깅 방법 및 장치"
|
113 |
"스캔 체인의 자가 테스트를 위한 삽입 노드 결정 방법 및 장치"
|
112 |
"메모리 수리 솔루션 도출 방법 및 메모리 수리 솔루션 도출 장치 "
|
111 |
"극 저면적 오버헤드를 위한 결합 테스트 포인트 삽입 방법"
|
110 |
"높은 해상도를 위한 재구성 가능한 진단 경로에 기초한 스캔 구조 "
|
[1][2][3][4][5][6][7][8][9][10] 다음 페이지>> |