103 |
"컨트롤 포인트의 구동 제어 방법 및 장치"
|
102 |
"스캔 체인의 다중 고장 진단장치 및 방법"
|
101 |
"분할 스케줄링을 이용한 테스트 시간 감소 방법 및 장치"
|
100 |
"로직 비스트 캡쳐 전력 감소 회로 및 방법"
|
99 |
"보안 스캔 체인 회로 및 스캔 체인 회로 보안 방법"
|
98 |
"저전력 테스트를 위한 스캔 상관관계 기반 스캔 클러스터 리오더링 방법 및 장치"
|
97 |
"스캔 체인의 자가 테스트를 위한 삽입 노드 결정 방법 및 장치"
|
96 |
"BIRA CAM 구조를 재활용한 DRAM 기반 포스트 실리콘 디버깅 방법 및 장치"
|
95 |
"테스트 포인트 삽입을 통하여 향상된 검출율을 가지는 고장 검출 방법, 고장 검출 장치 및 가중치 인가 회로"
|
94 |
"칩의 보안 회로"
|
[1][2][3][4][5][6][7][8][9][10] 다음 페이지>> |