115 |
"자체 내장 테스트를 통한 저속 ATE에서의 고속 테스트 방안"
|
114 |
"명령어의 동적 입력이 가능한 DRAM BIST 구조"
|
113 |
"고속 메모리 테스트를 위한 위상 변이 클럭을 사용한 병렬 ALPG"
|
112 |
"Linemap을 이용한 고효율의 BIRA 알고리즘"
|
111 |
"고속 programmable DRAM BIST 구조"
|
110 |
"LTPS TFT-LCD 게이트 구동회로의 새로운 테스트 기법"
|
109 |
"Virtual Reduction of Smax for Efficient Test Compression"
|
108 |
"모델링 되지 않은 고장을 효과적으로 검출하기 위한 나인코디드 압축 기법"
|
107 |
"다중 스캔 체인을 대상으로 한 결정적 테스트 패턴 압축 기법"
|
<<이전페이지 [21][22][23][24][25][26][27][28][29][30] 다음 페이지>> |