147 |
"고속 메모리 테스트를 위한 타이밍 포메터 구조"
|
146 |
"기하학적 고장 기반의 효율적인 BIRA 알고리즘"
|
145 |
"MPT에서 멀티 root DUT를 이용한 고장 적응 경로 설정 방법"
|
144 |
"Customer를 위한 SiP용 DRAM BIST 구조"
|
143 |
"프로세서 기반의 효율적인 SoC 디버깅 플랫폼"
|
142 |
"X-포용 컴팩터 행렬 최적화 기법"
|
141 |
"메모리 수율 향상을 위한 메모리 테스트의 효율적인 초기 종결 조건"
|
140 |
"이중 포트 메모리의 실제적인 고장을 고려한 Programmable Memory BIST"
|
139 |
"다중 링 Shared Memory BIST 구조"
|
<<이전페이지 [11][12][13][14][15][16][17][18][19][20] 다음 페이지>> |