|
118 |
"DRAM 기반 메모리 계층 구조 설계 및 응용" |
|
117 |
"실종아동등 신원확인을 위한 복합인지기술개발사업" |
|
116 |
"지능형 반도체를 위한 테스트 회로 설계 기술" |
|
115 |
"인-메모리 컴퓨팅의 로버스트니스 향상을 위한 반도체 설계 기술" |
|
114 |
"메모리향 RTL 기반 DFT 방법론 최적화" |
|
113 |
"차세대 반도체 테스트 핀 감소를 위한 Built Off Self Test(BOST) 기술 연구" |
|
112 |
"수율 향상을 위한 DFT 구조 설계" |
|
111 |
"Statistical DRAM fault 모델링과 이에 기반한 fault 생성 기술 개발" |
|
110 |
"TSV 기반 3D IC의 수율 향상을 위한 테스트 및 테스터 기술" |
|
109 |
"스마트 센서 SoC용 초저전압 회로 및 IP 설계 기술 개발" |
|
108 |
"데이터 중심 어플리케이션을 위한 PIM 코어 기술 및 시스템 개발" |
|
107 |
"HPC 시스템 응용 프로그램 최적화를 위한 개발도구" |
|
106 |
"초미세폭 3차원 반도체 제조비용 절감을 위한 설계 및 테스트 기술 연구" |
|
105 |
"Test Parallelism 확대를 위한 SoC Self-Test Methodology 개발" |
|
104 |
"수율 향상을 위한 2D BIRA기술연구" |
|
103 |
"DFT Utility Development" |
|
102 |
"Speed up scan shifting frequency using low power scan stitching method" |
|
101 |
"초미세폭 3차원 반도체 제조비용 절감을 위한 설계 및 테스트 기술 연구" |
|
100 |
"Logic설계 code/function 검증 coverage 개선 방법 연구" |
|
99 |
"스마트 자동차를 위한 AUTOSAR 기반 차량 내외부 통신 플랫폼 및 응용 기술" |
|
98 |
"병렬비교 High speed I/O 테스트 기법 개발" |
|
97 |
"차세대 선행설계(메모리&System LSI)" |
|
96 |
"Massively Parallel Testing기법에 관한 연구 " |
|
95 |
"Multicore 환경을 위한 DVS 기술 개발" |
|
94 |
"고효율의 메모리 자체 수리 방법론 개발" |
|
93 |
"차세대 초고속 테스터를 위한 ASIC Chip 개발" |
|
92 |
"T-con의 테스트 coverage 측정을 위한 테스트 IP 개발" |
|
91 |
"웰니스 의류 내장형 생체정보 센서 모듈 및 전송 단말 기술 개발" |
|
90 |
"Memory Logic Simulatio IDE(통합설계환경) 구축 " |
|
89 |
"네트워크 가상화에서 플로우 프로세서 활용 가능성 분석 연구" |
|
88 |
"저전력 멀티코어 프로세서 구조 연구" |
|
87 |
"경로 탐색 알고리즘에 대한 IP 설계 사업" |
|
86 |
"네트워크 기반 적응 생존형 바이오프로세서 및 응용기술 개발" |
|
85 |
"지능형 네비게이터 및 스마트 BNP 상용기술 개발" |
|
84 |
"플래시 메모리 기반의 파일 시스템의 안정성 향상을 위한 고장 분석" |
|
83 |
"웰니스 의류 내장형 생체정보 센서 모듈 및 전송 단말" |
|
82 |
"차세대 메모리 ATE를 위한 효과적인 RA 알고리즘 개발" |
|
81 |
"USB 통신에 의한 패널 및 광특성 측정 장비의 실시간 제어" |
|