Better ATE Usages
[A-1] LS2000 국산화 Tester program auto generation
▶ 엄경운, 박성근, 김판재, 김태형, 공안영, 양성록, 임혜정 (삼성전자)
[A-2] 독립채널에 비해 8배의 클럭 속도를 높이는 테스트 방법 구현
▶ 박진환, Stephen Kim, 정성택, 정용식, 김영재 (Teradyne)
[A-3] Diagnostic Program Generation Tool for ATE Load Boards
▶ Bruce Kim, Venkat Kalyanaraman (University of Alabama)
[A-4] 테스트 핀 축소에 의한 저비용 SoC 테스트 구조
▶ 이현빈, 김병진, 김진규, 권지연, 박성주
[B-1] Testing Integral and Differential Non-Linearity of ADC using Servo Loop Solution
▶ Jin-Soo Ko (Teradyne)
[B-2] 디지털 신호 이용한 위상 고정 루프 자체 내장 테스트 기법
▶ 김유빈, 김기철, 김인철, 손현욱, 강성호 (연세대)
[B-3] Clock Jitter Effect for Testing Data Converters
▶ Jin-Soo Ko (Teradyne)
[B-4] 효과적인 PLL 테스트 비용 절감 방법
▶ 전준우, 옥재철, 김학봉, 김기철, 김유빈, 강성호 (연세대)
[C-1] Audio CODEC testing using A-weighting digital filter
▶ 오정훈 (삼성전자)
[C-2] 비디오 출력 테스트
▶ Seok Min Hyun, Kwang Suk Shin (Teradyne)
[C-3] Wafer level functional test with mDDR
▶ 박병욱 (삼성전자)
[C-4] An efficient Self-test scheme for Tandom Logics Interconnects
▶ Dongchul Kang, Hyomoon Cho, Dongkyun Park, Sanbock Cho (울산대)
[D-1] 균일 품질보증을 위한 양산방안에 대한 연구
▶ 천병옥 (삼성전자)
[D-2] EDS contact성 불량 감소를 위한 효과적인 기법
▶ Panje Kim, Sunggeun Park, Jeongmoon Yoo, Youngsik Kim, HyeongKwon Park, Kyeongwoon Eom,
Sungrok Yang, Heyjeong Im, Manyoung Kong, Taehyeong Kim (삼성전자)
[D-3] 빠른 고장 진단을 위해 고장 점수를 이용한 고장 탈락 방법
▶ 이주환, 임요섭, 강성호 (연세대)
[D-4] 고장 선택 테이블을 사용한 다중 고착 고장 진단 방법
▶ 임요섭, 이주환, 강성호 (연세대)
[E-1] CMOS 이미지 센서에서의 암전휴 측정에 관한 고찰
▶ 이광희, 노시윤, 주치선, 강승원, 임병현, 최치영 (삼성전자)
[E-2] Defect Modeling of CNT Interconnects for System-in-Package Allpication
▶ Bruce Kim, Gang Chen, Syed Askari Naqvi (University of Alabama)
[E-3] 잠재 불량 모델링에 의한 신뢰성 불량 가속 방법
▶ J.H. Nam, Y.J. Kim, G.B. Koo, J.Y. Park, H.J. Kim, K.S. Shin, K.S. Kang, S.Kang (삼성전자)
[E-4] SRAM 셀 간의 AC 커플링 고장의 해석
▶ 배종선, 백상현 (한양대)
[F-1] 패턴 지향 프로그램을 이용한 테스트 시간 감소
▶ 오강훈, 이용화, 이명구 (Teradyne)
[F-2] 통계적 방법에 근거한 SCAN Failure Analysis
▶ 오길근, 서상남, 장제열, 한동관, 황재철, 이승혁, 정영택, 최우성 (삼성전자)
[F-3] 효과적인 AMBA기반 SoC 테스트를 위한 AHB/PCI 버스 브리지 재사용 기술
▶ 한주희, 송재훈, 조상욱, 박성주 (한양대)
[F-4] Scan-Chain과 IEEE 1500 래퍼를 이용한 SoC 지연 고장 테스트
▶ 김진규, 이현빈, 이준섭, 정태진, 박성주 (한양대)
[G-1] SI/PI Simulation을 이용한 Test Board 설계
▶ 남승기, 신연숙, 성정우, 김태수, 김성현, 김은정, 조순영, 임영순, 김영부 (삼성전자)
[G-2] Signal Integrity를 고려한 SoC 연결선 테스트용 다중 천이 패턴 생성기
▶ 김용준, 양명훈, 박영규, 이대열, 윤현준, 강성호 (연세대)
[G-3] 결합 정전용량을 이용한 Crosstalk Noise 추정 모델
▶ 김태진, 조형준, 전성훈, 강성호 (연세대)
[G-4] NBTU가 발생한 SRAM Cell 의 Ground Bounce 영향 분석
▶ 최태원, 백상현 (한양대)
[G-5] AC NOISE에 의한 Buard Band 영향성 연구
▶ 진종주, 김영각, 이구환, 조병환, 김병윤 (삼성전자)
[H-1] 차세대 메모리 디자인을 위한 Fine Pich Link 구조의 레이저 Fuse Processing의 향상
▶ Joohan Lee, Joseph J. Griffiths and James Cordingley (GSI)
[H-2] Advances in Laser Technologies for Semoconductor MEmory Yield and Rapair Applications
▶ Andy E. Hooper, Robert Hainsey and Paul Kirby (Electro-Sceitific Industries)
[H-3] ASV(Adaptive Supply Voltage)를 적용한 수율개선 Algorithm 제안
▶ 김준성, 류정수, 오현섭, 전순권, 이조필, 박현수, 최병욱, 배용태 (삼성전자)
[H-4] 내장 메모리 자체 복구를 위한 재배치 혼합 기법
▶ 송좌희, 심은성, 장 훈 (숭실대)
[I-1] IEEE Std.1500 인터페이스를 사용한 Programmable MBIST 구조
▶ 박기현, 김근배, 김일웅, 강일권, 양동훈, 강성호 (연세대)
[I-2] 결함 주입 기반 고정 검출을 위한 프로그램 가능한 BIST 구조
▶ 이창욱, 홍원기, 장 훈 (숭실대)
[I-3] 고속 메모리 테스트를 위한 파이프라인 ALPG
▶ 윤현준, 양명훈, 김용준, 박영규, 이대열, 강성호 (연세대)
[J-1] Hot temperature Test시 최적의 예열시간 측정에 관한 연구
▶ 양동신 (삼성전자)
[J-2] 리던던시 페일 모드 설계 및 테스트 방법
▶ 전순근, 황세현, 표석수 (삼성전자)
[J-3] ACO를 이용한 저전력 메모리 ECC 회로 구성 방안
▶ 이대열, 양명훈, 김용준, 박영규, 윤현준, 강성호 (연세대)
[K-1] 반도체 Wafer의 Fail 영역 분석을 통한 이상 Wafer 검출
▶ 강중욱, 김호민, 정광웅, 김영부 (삼성전자)
[K-2] Decoupling Design through Parasitic Elements Analysis for Test Boards
▶ 송기재 (삼성전자)
[K-3] 실시간 ALU 에러 검출의 에러 전파 문제해결을 위한 효과적인 Berger Code Prediction 하드웨어 구조
▶ 김근배, 김일웅, 강일권, 박기현, 양동훈, 강성호 (연세대)
[L-1] NAC을 이용한 웨이퍼 테스트용 프로브카드 전기적 특성 분석
▶ 김규열, 변언조, 강기상, 전영현, 공배선 (삼성전자)
[L-2] Wafer 평가 자동화 algorithm system 개발
▶ 류정수, 민형복, 김준성, 김병윤 (삼성전자)
[L-3] Probe Card Checker 개발
▶ 김현식, 김현주, 장종문, 안병욱, 장동식, 김영식, 김윤기, 유정문, 박형권 (삼성전자)